迎戰Chiplet時代挑戰！從集成式EDA到全流程的全面解決方案完美集成求解器 GPU，AI，Cadence推出3D-IC多物理系統分析平台徹底釋放Chiplet顛覆級影響力，實現2.5D/3D先進封裝異質集成探索平衡一切挑戰的最優方案，創建生態系推進半導體產業發展
隨著AI/HPC高性能晶片需求的快速增長，當前半導體產業的設計思維也開始從單晶片轉向多晶片並行計算，一時之間，3D-IC/Chiplet技術成為突破傳統設計瓶頸、加速創新與縮短上市時間的關鍵。身為EDA領導者的Cadence首度舉辦3D-IC/Chiplet技術論壇，邀請生態系統夥伴與業界專家，共同探討3D-IC/Chiplet設計的最新發展趨勢、關鍵技術挑戰與市場增長契機。
Cadence在日前舉辦的「從晶片設計到封裝，謀劃半導體新格局」為題的3D-IC/Chiplet技術論壇，會中除了來自Cadence總部研發主管與客戶應用工程主管輪番上台發布演講外，並且邀請安謀（Arm）、創意電子（GUC）、創鑫智能（Neuchips）、聯發科技（MediaTek）等生態系統夥伴與業界專家進行專題座談會。
Cadence台灣區總經理宋栢安開場致辭指出，3D-IC/Chiplet已經成為克服半導體材料面臨物理限制的最佳解答與未來方向。不僅如此，今後晶片的優化重點已經不再是傳統所謂的PPA（功耗/性能/面積），而是能分析熱、電、磁等不同問題的系統級PPA。
Cadence研發副總裁Don Chan提到，不久前我們才經歷過一波半導體的典範轉移，它們是由於設計變得更加複雜、製程節點越來越小以及PPA困難增加等新的挑戰所帶動。
如今隨著摩爾定律放緩，以及AI/ML帶動了多學門人才的需求高漲，我們正面臨另一個全新典範轉移的逼近，引發這個趨勢的重要因素還包括，從2D快速走向3D、從CPU到GPU的運算擴展、數據帶寬需求轉換至光子，以及包含電磁光力熱與封裝的新設計考量。更重要的是，隨著系統規劃、SoC、異質小晶片、晶片級封裝的出現，企業需要創建多學門人才團隊。
針對複雜的3D-IC設計，Cadence提供了全面性的解決方案，包括專門針對3D-IC先進封裝及晶片堆棧的集成式EDA平台、系統級早期探索與多物理場分析、與主流晶片代工廠合作制定的早期測試晶片參考流程，以及IP版權與服務。
Don Chan表示，Cadence並且提供了專門應對多chiplet設計挑戰的Integrity 3D-IC平台，其為結合了系統規劃、封裝和系統級分析的完整解決方案。該平台支持台積電3Dfabric和3Dblox標準，通過基於該平台的新設計流程，客戶可以解決常見的3D-IC設計挑戰，並大幅提升3D-IC設計生產力，進而加快上市時間。
Cadence多物理系統分析業務群研發副總裁Ben Gu表示，Cadence致力打造結合多物理求解器，GPU，AI的3D-IC多物理系統分析（Multiphysics System Analysis, MSA）集成平台。在多物理場模擬分析領域，該公司通過Sigrity、Clarity、Celsius Studio、Voltus等求解器來進行電磁光力熱等多物理場模擬分析。
為了提升多物理場模擬效率，Cadence推出了Millennium平台，該平台是專為3DIC多物理場模擬打造的GPU加速平台，通過結合GPU加速運算平台與Cadence運算軟體以實現共同優化（Co-Optimized）的核心架構，該公司因此能將AI、原則性模擬與優化，以及加速運算三個概念集合在單一系統中協同運行。
Millennium宛如超級電腦，一台地端Millennium（32個GPU）約當擁有8,000個CPU核心的算力。不僅如此，比起傳統HPC，Millennium平台能大幅降低運算成本達10倍，並減少20倍的能耗。
在這次專家對談中，由Cadence Fellow暨3D-IC技術專家Pinhong Chen擔任主持人，邀請到ARM晶片計劃資深總監Frank Chen、創意電子市場部經理Luke Huang、聯發科副總經理Kevin Hu與創鑫智能平台執行總監Hung-Lun Lian，主要從三方面來探討Chiplet的發展在未來具有極大的重要性。首先Chiplet能實現設計擴展（Design Expansion），晶片商可藉此將兩個64核的Chiplet相連成為128核，4個連接成256核。其次是設計重複使用，如果廠商原本設計了一個32核Chiplet的運算系統，用於邊緣設備上。將兩顆同樣的die整合成64核Chiplet，便可用於HPC應用上，除此之外，同樣的die，AI加速器可用於AI伺服器。
Chiplet第三個重要性就是能讓公司之間的互操作性成為可能，這方面最具代表性的設計案例，就屬日前聯發科與NVIDIA發布合作開發的GB10 Grace Blackwell超級晶片。再就異質集成而言，近幾年受到AI、HPC及數據中心蓬勃發展的影響，通過2.5D/3D先進封裝技術來實現異質集成已成為市場趨勢。此外，除了明、後年有望推出的第六代HBM4/HBM4E受到矚目外，隨著HBM4為了降低功耗而開始採用邏輯製程來生產，定製化HBM也成為市場討論度極高的另一個焦點。
儘管3D封裝的重要性與好處明顯可見，但卻在機械、電子、熱、信號/電源完整性（SI/PI）、成本、良率、生產周期時間、供應面技術及可擴展性等面向面臨許多挑戰。
對於3D-IC與Chiplet的今後發展，生態系統合作無疑將扮演推波助瀾的角色，其中尤以EDA軟體工具商與晶片代工廠的大力配合最為關鍵。另一個值得關注的問題是，當前Chiplet製造商皆各有自己專屬的互聯技術與協議。這使得3D-IC與Chiplet生態系成員在選擇小晶片互聯IP時，會面臨選擇哪一個，甚至有可能選錯的問題。因此，企業應尋求能平衡各方面挑戰的最優化解決方案，並通過集思廣義共同研發開源互聯IP，創建完整生態系統共同推進半導體產業發展。
（首圖來源：Shutterstock）
cadence,半導體,eda,晶片,ic晶片,半導體產業
