JEDEC固態技術協會公布了最新的LPDDR6標準JESD209-6，旨在顯著提升內存速度和效率，適用於包括移動設備和人工智慧在內的多種應用。JEDEC表示新的LPDDR6標準代表了內存技術的重大進步，可提供更高的性能、更高的能效和更高的安全性。
高性能
為了支持AI應用和其他高性能工作負載，LPDDR6採用雙子通道架構，可實現靈活的操作，同時保持 32 字節的小訪問粒度。此外，LPDDR6的主要特性包括：
每個晶片有2個子通道，每個子通道有12條數據信號線 (DQ)，代表著LPDDR6的單個晶片位寬從上代的16bit提升至24bit，有更高的位寬；
每個子通道包含4個命令/地址(CA)信號，經過優化以減少焊球數量並提高數據訪問速度；
靜態效率模式旨在支持高容量內存配置並最大化內存資源利用率；
靈活的數據訪問，動態突髮長度控制，支持32B和64B訪問；
動態寫入 NT-ODT（非目標片上終端）使內存能夠根據工作負載需求調整ODT，從而提高信號完整性。
電源效率
為了滿足日益增長的能效需求，LPDDR6採用比LPDDR5更低電壓、低功耗的VDD2電源供電，並強制使用兩個VDD2電源。其他節能特性包括：
交替時鐘命令輸入用於提高性能和效率；
低功耗動態電壓頻率調節(DVFS)可在低頻運行期間降低VDD2電源，從而降低功耗；
動態效率模式利用單個子通道接口實現低功耗、低帶寬用例；
支持部分自刷新和主動刷新，以減少刷新功耗。
安全性和可靠性
與該標準的先前版本相比，安全性和可靠性的改進包括：
每行激活計數(PRAC)支持DRAM數據完整性；
隔離元模式通過為關鍵任務分配特定內存區域來提高整體系統可靠性；
支持可編程鏈路保護方案和片上糾錯碼（ECC）；
能夠支持命令/地址(CA)奇偶校驗、錯誤清除和內存內置自檢 (MBIST)，以增強錯誤檢測和系統可靠性。
JEDEC董事會主席Mian Quddus表示：
「JEDEC非常榮幸地推出LPDDR6，這是JC-42.6低功耗存儲器分委員會成員多年辛勤努力的結晶。LPDDR6在能效、強大的安全選項和高性能之間實現了平衡，是下一代移動設備、人工智慧及相關應用在注重功耗和高性能的世界中蓬勃發展的理想選擇。」
