AMD和英偉達都將在2026年的下一代AI加速器中首次採用定製HBM，均為基於HBM4的設計，以提升性能，降低延遲。過去HBM的基礎裸片（Base Die）都是使用DRAM工藝製造，不過從HBM4時代開始將轉移到代工廠，改用邏輯晶片的工藝，以解決高性能計算中的熱量、信號延遲和能效問題。
據TrendForce報道，近日有消息人士透露，三星打算採用最先進的2nm工藝來製造定製HBM所需要的基礎裸片。
隨著定製HBM時代的到來，自身擁有代工廠的三星，比起要尋求台積電幫助的SK海力士和美光，預計會從內部生產中獲得潛在的成本優勢，而且產能分配上也更為靈活，早早就確定以4nm工藝生產基礎裸片。現在三星更為激進，直接提供2nm的解決方案。
SK海力士很早就宣布與台積電合作共同開發HBM產品，早期規劃基礎裸片採用5nm和12nm製造。隨著高性能計算（HPC）需求飆升，對人工智慧（AI）工藝負載提出了更高的要求，促使台積電再進一步，在定製HBM的基礎裸片上導入3nm工藝。傳聞英偉達已開始開發自己的HBM基礎裸片，打算採用的就是台積電的3nm工藝，計劃在2027年下半年進行小批量試產。
將基礎裸片轉換到代工廠將對HBM產品帶來成本壓力，美光打算推遲到HBM4E時代才轉成台積電，暫時還不清楚製造工藝的選擇。
